基于串行RapidIO的通用数字信号处理模块设计

基于串行RapidIO的通用数字信号处理模块设计

吕遵明,王彦刚

(总参第63研究所,江苏省南京市210007)

摘　要:随着通信技术发展,要求平台的处理能力越来越高,同时器件间数据交互量也急剧增多,传统器件互连接口已不能胜任。文中采用SRIO(串行RapidIO)技术,设计实现了一种通用的数字信号处理模块,给出了电源和时钟解决方案,实现多个DSP(数字信号处理器)、FPGA(现场可编程门阵列)之间10Gbit/s的互连带宽。平台方案成功应用于某通信系统中,试验结果表明,模块性能高,运行稳定,满足了高性能通用处理平台要求。

关键词:SRIO;数字信号处理;AdvancedMezzanineCard(AMC)中图分类号:TN911.72

0　引　言

在通信系统中,例如无线基站和SCA(软件通信体系)平台等,高速DSP(数字信号处理器)以及大规模FPGA(现场可编程门阵列)被广泛应用,器件之间的数据交互量急剧增加,系统的处理能力要求也极大增加,多种处理芯片并行处理是满足系统处理性能要求的有效解决途径,因此器件之间的互连成了十分重要的课题。DSP、FPGA等器件互连的方式有很多种,总体说来,有共享总线和点对点互连接口。共享总线由于多个器件共享带宽,降低系统数据交互效率,容易造成器件互连数据传输瓶颈;点对点互连可以使每个器件之间使用某个数据交互通道。但传统的接口,如多通道缓冲串口等,数据带宽有限,且不适合系统中任意器件的点对点互连,只能实现通道两端的器件互连。基于交换的互连方式是实现系统中任意器件点对点互连的有效途径,通过交换器件将器件以星形拓扑方式互连,可以实现拓扑中任意器件的数据交互,连接方式灵活,且独享接口带宽,能很好地满足系统中互连需求。SRIO(串行RapidIO)是流行的互连方式之一,具有高数据带宽、高传输效率、高可靠性等特点,很多IC制造商都在新推出的器件中集成了该接口,为SRIO的广泛应用提供了器件基础。

本文基于SRIO接口,采用SRIO交换芯片、DSP、FPGA等器件,设计了一种通用的数字信号处理模块,满足无线基站、SCA等应用领域对信号处理硬件平台的性能要求。

1　SRIO技术

RapidIO架构用于网路和通信设备,通过提供带

宽、软件性、容错性和短等待时间,满足更高的性

能要求。RapidIO互连架构的设计与流行的集成通信处理器、主机处理器以及网络DSP相兼容,是高性能包交换互连技术。它满足了高性能嵌入式系统行业对内部系统互连的需求,包括可靠性、高带宽和更快的总线速率。RapidIO互连支持片对片和板对板的通信,其性能可达到10Gbit/s或更高。它是低迟延、基于存储器地址的协议,可升级、可靠、支持多重处理,并对应用软件透明。另外,它对操作系统软件没有影响。

RapidIO协议分为物理层、传输层和逻辑层3层。物理层负责完成信息包如何在两个物理点之间必要信息(如电气接口、流控制等);传输层负责端到端传输数据包的必要信息(如路由地址);逻辑层完成端点处理交易的必要信息(如交易类型、大小、物理地址)。SRIO提供了两种接口模式,即1x和4x。1xSRIO设

备提供了收发两个单工通道,每个通道的波特率可以配置为1.25Gbit/s、2.5Gbit/s和3.125Gbit/s,支持的数据速率分别为1Gbit/s、2Gbit/s和2.5Gbit/s。在4x模式下,RapidIO设备提供了4对收发器,因此最高的数据速率可以达到10Gbit/s。图1给出了4x设备的连接方式。

图1　4xSRIO设备互连

收稿日期:2009204207;修回日期:2009206225。

・39・

・技术应用・信息化研究2009年9月

2　实现方案

2.1　器件选型

GX系列FPGA,Tsi578提供了8个4x模式的SRIO端

口,DSP和FPGA分别连接到Tsi578的其中一个4x端口上,并通过SRIO接口实现互连。平台外部接口形

式和板卡尺寸采用AMC(AdMCard)标准,对外提供2个标准4xSRIO接口,用于与背板之间的数据交换。

由于TMS320C55、FPGA以及Tsi578对上电时序和收发器工作时钟要求比较严格,下面介绍一下平台供电设计方案和时钟实现方案。2.2.1　供电设计

该平台中,DSP、FPGA和Tsi578等所需要的电压种类较多,且对上电顺序严格,因此必须精心设计供电电路,并优化电源电路,减少电压转换器件数量,降低因开关电源造成的电磁骚扰。

TMS32C55选用主频为850MHz,其主要供电电压有1.2V的内核电压、1.2V的I/O电压、3.3V的I/O电压、1.8V的I/O电压以及1.8V的锁相环电压;FPGA的主要供电电压有1.2V的内核电压、1.2V的收发器电压、3.3V的I/O电压等;Tsi578的主要供电电压有1.2V的内核电压和3.3V的I/O电压。综合上述情况,平台所需的电压值有3种,即1.2V、1.8V和3.3V。虽然同一个值电压相同,但由于所要提供的对象不同,可能是内核或者收发器或者锁相环等,对电源纹波要求不同,同时需要控制其上电时序,因此需分别考虑每一个器件的供电电压提供方式,合并可以一并提供的电压。

平台供电的总电源为+12V,该电源通过AMC接插件或电源插座输入。图3给出了+12V转成3.3V、1.8V、1.2V的框图,这些电压必须经过处理后才能

在该平台中,数字信号处理器件主要包括DSP和

FPGA,两者之间通过SRIO交换器件实现互连。2.1.1　SRIO交换器件

Tsi578是第三代SRIO交换机,支持80Gbit/s的聚合带宽。借助Tsi578系列交换机,用户可用较低的成本开发出功能强大、性能卓越的系统。Tsi578为设计人员和架构工程师提供了极强的伸缩性,使其设计出的设备得以广泛应用。通过多种端口带宽和频率选项,可以灵活地选择端口配置。Tsi578提供了众多的增强功能,例如,通过增加多播功能提高矩阵交换能力、通过调度算法进行通信量管理、可设定缓存深度,以及监控矩阵性能,以便对通信量进行监控和管理。本方案中采用该型号芯片作为SRIO交换器件。2.1.2　DSP

DSP采用TI公司的TMS320C55。该款产品可

实现更高性能、更精简代码、更多片上存储器以及超高带宽的集成外设,包括用于处理器间通信的SRIO总线。该款新型DSP提升了2倍至12倍的性能及I/O带宽,使电信、网络与视频基础设施终端设备以及高端成像系统开发人员可大幅增强系统性能,并在系统内集成更多的高带宽通道,实现更完美的影像质量。2.1.3　FPGA

FPGA选用Altera公司的StratixⅡGX系列。StratixⅡGX系列是Altera第三代带有嵌入式收发器的FPGA。该系列经过优化设计,能够为不断发展的各种

应用和需要高速串行I/O的协议提供功能强大的解决方案。在622Mbit/s至6.375Gbit/s工作范围内,经过优化的收发器具有较强的噪声抑制能力和优异的抖动性能,收发器能够以6.375Gbit/s数据速率成功地工作在长度超过40英寸(1.25m)的标准FR-4材料电路板和背板上。收发器含有多种特性,确保在较高数据速率下实现信号完整性,同时保持较低的功耗。2.2　平台设计方案

平台实现框图图2所示。

被Tsi578、DSP和FPGA使用。

图3　各种电压值产生框图

图4给出了Tsi578供电配置的示意图,DSP、FP2GA供电的方式采用类似方法,这里不再赘述。

图2　平台实现框图

平台集成了2片TMS320C55和2片StratixⅡ・40・

图4　Tsi578供电配置

第35卷第9期吕遵明,等:基于串行RapidIO的通用数字信号处理模块设计・技术应用・

2.2.2　时钟设计

平台所需的时钟主要有Tsi578SRIO使用的差分156.25MHz、DSP和FPGASRIO使用的差分125MHz、Tsi578单端100MHz工作时钟以及DSP和FPGA单端50MHz工作时钟。平台采用一片IDT5V9885和MAX3624实现各种时钟信号。

MAX3624可以提供3路差分时钟,频率可以配置

3　试验结果

依据本方案设计的平台已成功应用于某通信系统

中,经长期试验,运行稳定,数据传输带宽高。图6是示波器测量的SRIO信号工作于1.25Gbit/s(见图6(a))和3.125Gbit/s(见图6(b))时的眼图。

成125MHz和156.25MHz,分别供给2片DSP和Tsi578;IDT5V9885提供2路125MHz差分时钟,供给2片FPGA;同时IDT5V9885提供4路单端时钟,配置成50MHz,分别供给DSP和FPGA;晶振产生Tsi578的单端100MHz工作时钟。2.2.3　电路板设计

图6　SRIO信号眼图

　由于平台集成了Tsi578、2片DSP和FPGA,整个模块的功耗比较大,因此在布局时必须要考虑散热问题,合理布局大功率器件。根据AMC板卡的结构特点,平台的布局可以参考图5。

从图6可看出,SRIO接口即使在3.125Gbit/s模式下工作,仍然保持了很好的信号完整性,满足了SRIO信号判决条件。该平台提供了2个主频850MHz的DSP和2个StratixⅡGX系列FPGA,可以满足大多数情况下的数字信号处理系统要求,并且提供了两路4×SRIO信号路由到背板上,实现了与系统中其他模块的高速互连。

参　考　文　献

图5　平台参考布局

[1]Tsi578SerialRapidIOSwitchUserManual[M].TundraSem2

iconductorCorporation,2007.

[2]Tsi578SerialRapidIOSwitchHardwareManual[M].Tundra

SemiconductorCorporation,2007.

[3]TMS320C5xSerialRapidIOUser′sGuide[M].TexasIn2

strumentsCorporation,2006.

[4]StratixIIGXDeviceHandbook[M].AlteraCorporation,2005.

电路板设计时还有一个重点是SRIO信号布线。

Tsi578、DSP以及FPGA的手册中都给出了一些常规的SRIO布线要求,按照这些要求进行布线,一般都能满足SRIO信号完整性要求,值得注意的是,电路板设计和加工时一定要进行阻抗控制,使得差分信号的阻抗满足100Ω。另外,电路板的层数不应少于8层,保证SRIO信号走线层紧靠参考地平面。

　　吕遵明(19792),男,硕士,工程师,主要从事嵌入式系统设计工作。

DesignofaUniversalDigitalSignalProcessingModule

BasedonSerialRapidIO

LVZunming,WANGYangang

(The63rdResearchInstituteofPLAGeneralStaffHeadquarters,Nanjing210007,China)

Abstract:Withthedevelopmentofcommunicationtechnology,moreandmoreprocessingcapabilityisre2quired.Atthesametime,thedataexchangeamongchipswillincreaserapidly,buttheoldinterfacestandardscan′tsatisfytheserequirements.BasedonSerialRapidIOtechnology,thispaperdesignsauniversaldigitalsignalprocessingmodule,givesthesolutionofpowersupplyandclockgenerator,realizesmultiDSPsandFP2GAsconnectedwith10Gbpsinterfacebandwidth.Theschemehasbeenimplementedinsomecommunicationsystems.Theresultofoperationindicatesthatthemodulehaspowerfulfunctionsrunssteadily,andsatifieshighperformanceprocessingsystemrequirement.

Keywords:SerialRapidIO;digitalsignalprocessing;advancedmezzaninecard

・41・