维普资讯 http://www.cqvip.com 与电磁兼容卷 ｃａｔｉＯｎ＆ＥＭＣ 随着电子设计技术的不断进 两信号的差值，因此噪声被抑制 电特性，并建议了最大传输速率及 步，高速率信号的互连及宽带信道 掉。低电压摆幅使提高数据率和降 理论极限速率等参数。ＡＮＳＩ／ＴＩＡ／ 的应用与日俱增，所需传送的数据 低功耗成为可能，同时也意味着数 ＥＩＡ－－６４４－－Ａ一２００１是其修订本，该标 最也越来越大，速度越来越快。目 据可更快地反转。由于ＬＶＤＳ驱动器 准只规定了ＬＶＤＳ信号电平，传输介 前，存在的点对点物理层接口如 是恒流源模式，功耗几乎不会随频 质和应用都由用户来决定，这一点 ＲＳ一４２２、ＲＳ一４８５、ＳＣＳＩ以及其它数 率的增加而增大，其单路功耗非常 使得ＬＶＤＳ在种类繁多的各种应用 据传输标准，由于在速度、噪声、 低。ＬＶＤＳ信号差分线对之间产生的 中大有用武之地。 ＥＭＩ／ＥＭｃ、功耗、成本等方面所固 磁场彼此抵消，电场相互耦合。电 有的，使其越来越难以胜任实 场之间耦合很紧，因而不能泄漏出 １．１ ＬＶＤＳ的基本工作原理 际应用。而ＬＶＤＳ以其大的信噪比、 去，只有些许边缘场会向外泄漏。 ＬＶＤＳ的基本工作原理如图１所 低电压、低功耗、低ＥＭＩ以及有利 所以，ＬＶＤＳ作为差分传输系统，会 示。其基本电路由驱动器、接收器 于高速传输等方面的优点，得到越 比ＣＭＯＳ或ＴＴＬ等信号产生更小的 以及终端匹配电阻组成。其中源端 来越多板级以及系统级设计工程师 ＥＭＩ。 驱动器由一个恒流源（通常约为３． 的青睐。本文就将对ＬＶＤＳ技术的基 ＬＶＤＳ最早是由美国国家半导 ５ｍＡ，最大不超过４ｍＡ）驱动一对差 本原理、特点及其在高速板级设计 体公司（Ｎａｔｉｏｎａ１ ＳｅｍｉｃｏｎｄｕＣｔＯＦ） 分信号线组成。电流源产生的３． 领域中的应用等方面进行介绍。 提出的一种高速信号传输电平，此 ５ｍＡ的电流通过差分线中的一路到 后，ＬＶＤＳ在下列两个标准中作了定 接收端。而接收端的接收器本身对 １ ＬＶＤＳ技术 义：Ｉ ＥＥＥ Ｐ１ ５９６．３（１ ９９６年３月通 于直流表现为高输入阻抗，所以几 ＬＶＤＳ（Ｌｏｗ Ｖｏ１ｔａｇｅ Ｄｉｆｆｅｒｅｎｍ 过），主要面向ＳＣＩ（Ｓｃａ１ｅａｂ１ｅ Ｃｏ－ 乎全部的驱动电流都流经１００ Ｑ的 ｔｉａ１ Ｓｉｇｎａ１ｉｎｇ）是一种低振幅差 ｈ ｅ ｒ ｅ ｎ １５ 分信号技术，它使用幅度非常低的 Ｉｎｔｅｒｆａｃｅ），定义 信号（约３５０ｍＶ）通过一对差分ＰＣＢ 了ＬＶＤＳ的电特性， 走线或平衡电缆传输数据。它能以 还定义了ＳＣＩ协议 高达数千Ｍｂｐｓ的速度传送串行数 中包交换时的编码； 据。在两条平行的差分信号线上， ＡＮＳＩ／ＴＩＡ／ＥＩＡ一６４４ 电流及电压振幅相反，噪声信号同 （１９９５年１１月通过）， 时耦合到两条线上，接收端只关心 主要定义了ＬＶＤＳ的 丽 雹寻蜃量ＥＬＥＣＴＲＯＮＩＣＳ ＱＵＡＬＩＴＹ ２ ０ ０ ７第０ ３期 维普资讯 http://www.cqvip.com 认证与电磁兼容卷 Ｃｅ ｒｔ…Ｃａｔｉ０ｎ＆ＥＭＣ 终端匹配电阻，并在接收器输入端 ＬＶＤＳ的信号摆幅ｉｘ于ＢＴＬ或者ＧＴＬ， 却可以实现更大的信号裕度。 终端端接发生在互连的两端， 产生约３５０ｍＶ的电压。同时电流经 过差分线的另一路返回到驱动发送 端。接收器是差分比较器，对该电 压的极性进行测量，正电压对应于 而驱动器可以位于总线上的任何一 部分。一次只有一个驱动器激活 （通常模式），因此传输是双向半双 工式的。对于双端端接的应用而 言，由于输出驱动电流增大，故必 须采用中间带有驱动的多分支或者 多点、ＢＬＶＤＳ或者多点驱动器。 （２）高的传输速率，单通道速 率可大于４００ＭｂｐＳ；芯片集可达６． ３８Ｇｂｐｓ，恒流源模式、低摆幅输出 的工作模式决定着ＬＶＤＳ具有高速 马区动胄毫力。 逻辑高而负电压对应于逻辑低。当 源端驱动状态反转变化时，流经匹 配电阻的电流方向改变，于是在接 （３）低的功耗，ＬＶＤＳ器件是用 收端产生有效的“０”和“１”逻辑状 态的变化。 ＣＭＯＳ工艺实现的，而ＣＭＯＳ能够提供 较低的静态功耗；当恒流源的驱动 电流为３．５ｍＡ，负载（１００ Ｑ终端匹 配）的功耗仅为１．２２５ｍ￣ＬＶＤＳ的功 ２ ＬＶＤＳ的ＰＣＢ设计 对于板级上常见的ＬＶＤＳ信号， 其走线模式是微带线和带状线差分 模式。这两种差分对的耦合场及边 缘场的分布如图２所示。 由以上ＬＶＤＳ的工作原理及主 要特点可以看出：ＬＶＤＳ信号不仅是 一 ● ● ● ● 耗是恒定的，不像ＣＭＯＳ收发器的动 态功耗那样相对频率而上升。 差分信号，也是高速数字信号，因 此在进行含有ＬＶＤＳ信号的ＰＣＢ设计 时，如何实现阻抗控制，以防止信 ０ （４）较强的抗噪声能力，由于 ＬＶＤＳ使用了紧密耦合的差分线对， 号在传输线终端产生反射是非常重 要的。否则，由差分阻抗的不匹配 产生的反射不仅会减弱信号，还会 增加共模噪声，从而产生电磁辐 ： ： 噪声拾取后以共模形式存在，并在 接收器中相减，从而可消除噪声， 所以ＬＶＤＳ具有较强的抗共模噪声 能力。ＬＶＤＳ的信噪比比ＣＭＯＳ高出 １８倍。 （５）较低的电磁干扰性，由于 （ａ）微带线 射。同时，减小电磁干扰以保证信 号的完整性也是很重要的。 差分信号的极性相反，它们对外辐 ２．１ ＬＶＤＳ的阻抗计算 ＬＶＤＳ分为外层微带线差分模 式和内层带状线差分模式两种。差 射的电磁场相互抵消，耦合得越紧 密，泄放到外界的电磁能量就越 少，即降低了ＥＭＩ。 分信号的阻抗不仅与单端信号线特 性阻抗有关，还与组成差分对的两 １．３ ＬＶＤＳ的主要应用构形 （１）点到点 这是标准的ＬＶＤＳ器件的主要 构形。在电缆的远端只需一个端接 （ｂ）带状线 微带线和带状线差分对的场 分布 信号线间的耦合情况有密切关系。 当不考虑耦合情况时，差分信 号的阻抗大小是单端信号线特性阻 抗的２倍。但实际情况下往往不得 不考虑耦合，当信号线间距越来越 电阻，而驱动器则始终位于相对的 另一端。如果采用这种构形而且需 要进行双向通信，则需要单独实现 一小并且耦合开始起作用时，差分阻 抗就会逐渐减小。 对于ＦＲ４材料的边缘耦合微带 线，差分阻抗近似为： １．２ ＬＶＤＳ的主要特点 ＬＶＤＳ的ｉｘ摆幅和差分的本质 条路径（２对）。以连线的加倍为 代价，可以实现同时传输以及共享 使得它成为一种高速、低噪声和低 功耗的技术。恒定而小的输出电流 降低了电源／地线噪声，由于信号 总线的吞吐＝最的倍增。 ｚ． ＝：０ ｘＺ：，￣ＩＩ－０．４８ｃｅｘｐ（一。 ６嗡Ｊ言］ １Ｉ ｃ（１ ２－ ） 其中： （２）多分支 通信同样也是单向的，端接器 线对中的电流与电流环路是紧密耦 合在一起的，发射的电磁场实现相 ８７ ＋ｌ ４ｌ ｈｌ［５ ９８Ｈ／（０ ｓＩｆ ＋ ）］ 只存在于一端，驱动器则在另一 端。对于高速总线而言，完成多个 （２—２） 互抵消，从而减少ＥＭ１。综上所述， ＬＶＤＳ有以下几个主要特点： （１）低的输出电压摆幅， （３５０ｍＶ）一般，当信号摆幅减小时， 噪声裕度也相应降低。然而，即使 ２ ０ ０ ７嚣０ ３期 对于ＦＲ４材料的边缘耦合带状 线，差分阻抗近似为： Ｚ￣接收器的连接时必须非常小心，要 保ｔｉＥ线上的信号品质。 （３）多点 ［１－０．３７唧［也。吾）卜ｃ ２ ＥＬＥＣＴＲＯＮＩＣＳ ＱＵＡＬＩＴＹ音质量 维普资讯 http://www.cqvip.com 认证与电磁兼容卷 Ｃｅ ｒｔＩｆＩＣａｔ１０ｎ＆ＥＭＣ 生相位差。相位差会破坏差分信号 的磁场抵消作用且产生ＥＭＩ。总的 原则是将差分线对长度误差在 １Ｏ０ｍｉ１Ｓ（Ｉｍｉ１等于千分之一英寸） 内。同时建议尽量使用同层内的差 分，而不要使用上下不同层的差 分。 （５）走短线、直线。为保证信号 的质量，ＬＶＤＳ差分对走线应尽可能 地短而直，尽量减少过孔和其它会 引起线路阻抗不连续的因素，避免 差分对布线过长，出现太多的拐 弯，拐弯处避免使用９０。走线，应 使用弧形走线或４５。走线。 （６）ＬＶＤＳ信号要远离其它信 号。如果ＬＶＤＳ信号与单端信号（如 ＴＴＬ信号）不能留有足够的距离，单 端信号就会对差分线对造成干扰， （ｂ）带状线 使用实的地平面以形成传输线互连 靠近单端走线的那根线受到的影响 每 采每 蔽成磊 杀 趣 所需的受控阻抗，电源和地平面的 更大些。由于两根走线受到的干扰 以上是利用阻抗计算公式来计 ｄ－，问隔会形成极好的高频旁路电 不同，ＬＶＤＳ接收器就不能对这种干 算差分阻抗。另外，通过合理的设 容。 扰完全抑制，因而会减小接收器噪 置参数，阻抗也可以由相关阻抗计 （３）尽量采用微带线，并保持 声裕量（ｎｏｉｓｅ ｍａｒｇｉｎ）。最好分层 算软件来计算（如ＣＡＤＥＮＣＥ的 差分信号线之间紧耦合。带状线虽 布线，若必须使用同一层走线，距 ＡＬｌ ＥＧＲ０，ＭＥＮＴＯＲ的ｔｌＹＰＥＲＬＹＮＸ等）。 然比微带线产生更ｄ－，的ＥＭＩ，但带 离应足够远，至少应大于３～５倍差 图４即为利用ＨＹＰＥＲＬＹＮＸ软件计算 状线比微带线传输延迟大（典型值 分线问足巨。 差分阻抗值。 １．５倍）。紧耦合原则就是差分对线 （７）保持ＬＶＤＳ驱动器和接收器 综合以上可知，差分阻抗值均 间距ｄ－，于或等于线宽，可以有效地 尽可能靠近连接器，保证ＰＣＢ上走 与电介质厚度、信号线间距成正 抵消磁场，电场相互耦合，减小对 线长度最短。这有利于板上噪声不 比，与介电常数、导线的厚度及宽 外的电磁辐射。 会耦合到差分线上，而且避免电路 度成反比。 （４）保证线平行等距。为使扭 板及电缆线间的交叉ＥＭＩ干扰。 曲（Ｓｋｅｗ）最小，两根差分走线的长 （８）不同差分线对问的间距不 ２．２ ＬＶＤＳ的ＰＣＢ设计建议 度应相等，否则电长度的不同会产 可太小。对不同差分线对之间的间 （ａ）微带线 （ｂ）带状线 菽磊 蔽 翼 寻质量ＥＬＥＣＴＲＯＮＩＣＳ ＱＵＡＬＩＴＹ ２ Ｏ Ｏ ７第Ｏ ３期 维普资讯 http://www.cqvip.com 认证与电磁兼容卷 Ｃｅ ｒｔ；ｆ；ＣａｔｉＯｎ＆ＥＭＣ …¨・母●謦謦ｅ……一…～ Ｄ．总结阶段 ３、判断工序的适当性是（ 的目的。 Ａ．抽样验收 Ｂ．工序控制 ） ７、 它 Ｃ．产品质量审核 Ｄ．工序能力ｍ，ｌ定 ４、全面质量管理的基础工作包括（ ） Ａ．定额工作 ８、 不 正 Ｂ．计划工作 Ｃ．标准化工作 Ｄ．统计工作 ５、使用数字频率计测量信号 时，在（ ）情况下测周法比 ０ 尊 单项选择： １、在质量管理所需的所有资 源中，最根本的资源是（ ） Ａ．原材料 Ｂ．改备 Ｃ．专业技能 Ｄ．人力资源 测频法合理。 Ａ．被测信号频率很低 Ｂ．被测信号频率很高 Ｃ．被测信号频率变化较大 Ｄ．被测信号频率恒定 ９、当桥接收的分组的目的ＭＡＣ： 地址在桥的映射表中没有对应； 的表项时，采取的策略是（） Ａ、丢掉该分组 Ｂ、将该分组分片 Ｃ、向其他端ｔ：７广播该分组 Ｄ、以上答案均不对 ６、１０．当Ｕ形管压差计的ａ端连 通被洲气体，ｂ端连通大气压， １０、ＩＥＥＥ８０２．５标准是指（） ２、推动ＰＤＣＡ循环，关键在于 （ ） Ａ．计划阶段 Ｂ．执行阶段 Ｃ．检查阶段 若ａ端液面高于ｂ端，高度差为 ｈ，则该ｈ代表（ ） Ａ．被测气体的真空度 Ａ、以太网 Ｂ、令牌总线网 Ｃ、令牌环网 Ｂ．动被测气体的真空或负表压Ｃ．被测气体的绝对压 Ｄ、ＦＤＤＩ网 糕 礁 嘏 冲 Ⅲ 辨 ） 距要求不能太小，至少应大于３～５ 倍 分线间距。必要时 在不同差 分对之间加地孔隔离以防止相互间 的串扰。 （９）电源和地的走线应尽可能 如匹配电阻的精度要求、电缆和连 接器的选择等等，由于篇幅有限， 这里不再讨论。 参考文献： ［１］高速数字电路设计与噪声控制技 术．谢金明．北京：电子工业出版社，２００３ ［２］Ｂ ｒｏｏＫ Ｓ Ｄ．Ｄ１ ｆｆｅ ｒｅ ｎｔ１ ａ １ Ｉｍｐｅｄａｎｃｅ．Ｉｎ：Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｄｅｓｉｇｎ， ３结束语 本文就ＬＶＤＳ信号的基本工作 原理、技术特点、阻抗计算以及ＰＣＢ 设计注意事项等方面进行了介绍。 Ｓａｎ ＦｒａｎｃｉＳＣＯ（ＣＡ．ＵＳＡ）：Ｍｉ１１ｅｒ Ｆｒｅｅｍａｎ Ｐｕｂ１ １ｃａｔ１ｏｎ Ｉ ｎｃ．１９９８ 粗。保证ＰＣＢ地的返回路径短而粗， 使返回路径产生最小的环路。 （１０）保持ＬｖＤＳ信号线的ＰＣＢ地 线层返回路径的连续。不要跨越分 ［３］Ａ１ｔｅｒａ ＣｏｒＤ．ＢＯａｒｄ Ｄｅｓ１ｇｎ Ｇｕ１ｄｅ１１ ｎｅｓ ｆｏｒ ＬＶＤＳ Ｓｙｓｔｅｍｓ．Ｗｈ１ｔｅ ＰａＤｅｒ．２０００ 进行ＬＶＤＳ信号的ＰＣＢ布线设计时， 不但要考虑与其它信号相互之间的 ［４］陈智，邱跃洪，董佳，ＬＶＤＳ接口原 理及其在电路设计中的应用，科学技术 与工程，２００５．１ｌ 割，否则跨越分割部分的传输线会 因为缺少参考平面或参考平面的不 连续而导致阻抗的不连续。 影响，更应该关心的是其自身阻抗 的计算及控制。只有深刻理解了 ＬＶＤＳ的原理和ＰＣＢ布线知识，才能 设计出电磁兼容性好的系统。◆ 以上 是一些设计的要点，其 实还有很多问题需要引起注意，比 ２ ０ ０ ７第０ ３期 ＥＬＥＣＴＲＯＮＩＣＳ ＱＵＡＬＩＴＹ鼋音质童
